RooKie_Z P5 Verilog流水线CPU设计文档

RooKie_Z P5 Verilog流水线CPU设计文档

写在前面

这是RooKie_Z的P5流水线CPU设计文档,在课上测试中本CPU取得了 满分💯的成绩。

总体设计概述

本次要求实现的指令集为add, sub, ori, lw, sw, beq, lui, jal, jr, nop,与P3、P4相同,但是工作量却天差地别,我的黑眼圈也很能说明这点。言归正传,在考虑到更好地满足转发的要求与利于课上进行增量开发的前提下,我对于P4的代码进行了一部分重构,但总体上更改并不大,具体的设计方案参考自高小鹏老师的PPT和CoekJan学长的博客,他们的详尽叙述帮我省下了大量琢磨AT方法的时间。CoekJan,YYDS!!!

阅读更多
RooKie_Z P4 Verilog单周期CPU设计文档

RooKie_Z P4 Verilog单周期CPU设计文档

写在前面

这是RooKie_Z的P4单周期CPU设计文档,在课上测试中本CPU取得了 满分💯的成绩。

总体设计概述

本次要求实现的指令集为 add, sub, ori, lw, sw, beq, lui, jal, jr, nop,要求与P3相似,考虑到我P3已经实现了这些指令,并且经过课上测试,感觉CPU总体架构模块化较为清晰完备,故本次暂不重构直接翻译Logisim电路

同样的,与P3类似本次依然做好了实现 各类branch,jump,link指令和诸如lb,lbu,lh,lhu,sb,sh等指令的工作,以备不时之需,但相较Logisim,显然Verilog里面的指令可以更加花哨,这时就比较考验写组合逻辑电路的手法了

阅读更多
Hello World